マルチコアから高性能コアで進化を目指すインテルのCPU

3Dトライゲートトランジスタの開発は2002年にスタートし、2006年には45ナノメートルプロセスルールの立ち上げ時におけるSRAMチップの試作で、すでに同技術を採用していた（写真＝左）。インテルの半導体製造ロードマップ。同社は最先端プロセスの採用や3Dトライゲートトランジスタなどの先端技術において、競合他社に比べ3年以上のアドバンテージを保っているとアピールする（写真＝中央）。22ナノメートルトライゲートトランジスタプロセスルールでは、よりリーク電力が低いSoC向けプロセスも立ち上げられ、Atomなどに採用する（写真＝右）