マルチコアから高性能コアで進化を目指すインテルのCPU

プラナー（平面）構造を採用する現行32ナノメートルプロセスルールと（写真＝左）、22ナノメートルプロセスルールで採用される3Dトライゲートトランジスタ技術（写真＝中央）。3Dトランジスタ技術では、リーク電流を抑えることができるだけでなく、後ほど紹介する“しきい電圧”も下げられる（写真＝右）