米Intel、“Ivy Bridge”で「3D-Tri Gate」を採用

22ナノメートルプロセスルールの採用で、リーク電流は従来の10分の1まで抑えることが可能になる（写真＝左）。遅延もプロセルルールの微細化で抑えられるが（写真＝中央）、それとともに3D -Tri Gateの採用でさらに抑制される（写真＝右）