補正不要で低ジッタと低スプリアスを両立する新方式PLLを開発

試作チップ写真（左）と消費電力、チップ面積の内訳（右）［クリックで拡大］ 出所：東京大学