補正不要で低ジッタと低スプリアスを両立する新方式PLLを開発

開発した新方式位相同期回路の65nmプロセスでの試作品写真［クリックで拡大］ 出所：東京大学