FPGAを発明したXilinxとセイコーエプソンの知られざる深イイ関係

図2　CLBは8×8構成で、それらの間を縦横にインターコネクトが走る。周囲にはI/Oブロックが並んでいるのが分かる［クリックで拡大］