FPGAでのLチカをVerilog HDLで理解する

Photo02:これは「Technology Map Viewer」というQuartus II標準のツールで、回路の割り当てが終わったあとの状況を示したものである。このままだとなんだかよく分からないが、拡大するとPhoto01の様に細かく表示される。