インターポーザに複数のシリコンダイを近接して並べる2.5次元集積化

2.5Dパッケージング技術「CoWoS（Chip on Wafer on Substrate）」の進化。横軸は年（西暦）、縦軸はインターポーザ（中間基板）の大きさ［クリックで拡大］ 出所：TSMC（IEDM 2025のショートコース（番号SC1-5）で公表された講演スライドから）