半導体の前工程プロセスで製造する「シリコンキャパシタ」

シリコンキャパシタの多機能化事例。左はキャパシタアレイ素子とRC複合素子。右は抵抗とインダクタ、キャパシタを搭載したIPD（Integrated Passive Device）基板に応用してプリント基板の回路モジュールを小型化した例［クリックで拡大］ 出所：JEITA　Jisso技術ロードマップ専門委員会（2022年7月7日に開催された完成報告会のスライド）