AMDが開発した「Zen4」CPUダイのメモリ構成 「Zen4」コアの1次キャッシュ(L1キャッシュ)と2次キャッシュ(L2キャッシュ)、同時マルチスレッディング(SMT)の概要。キャッシュラインの大きさは64バイト。アクセス方式は8ウェイのセットアソシアティブ方式である[クリックで拡大] 出所:AMD 記事に戻る 福田昭,EE Times Japan