半導体の微細化は2035年まで続く 〜先端ロジックのトランジスタと配線の行方

図6：先端ロジックのトランジスタのロードマップ（imec）［クリックで拡大］ 出所：Pieter Schuddinck（imec）, “PPAC of sheet based CFET configurations for 4 track design with 16nm metal pitch”, VLSI2022, T10-2.