半導体の微細化は2035年まで続く 〜先端ロジックのトランジスタと配線の行方

図2：ASMLにおけるEUV開発のロードマップ［クリックで拡大］ 出所：Michael Lercel (ASML), “Lithography and Patterning for 3nm node and beyond”, SemiconWest 2022.