クラウドAI特化のチップで手応え、超高知能AI開発も 3D Wafer On Wafer技術の概要。左下はIPUの断面図で、下にあるのがプロセッサーダイ、上にあるのが電源供給ダイ[クリックで拡大] 出所:グラフコア・ジャパン 記事に戻る 村尾麻悠子,EE Times Japan