シリコンフォトニクス技術「COUPE」の電気的な性能

電気的な性能のシミュレーション結果（その1）。左はEICとPICのインタフェースによる寄生容量。右は電源ネットワーク（PDN）のインピーダンス［クリックで拡大］ 出所：TSMC（Hot Chips 33の講演「TSMC packaging technologies for chiplets and 3D」のスライドから）