3次元集積化技術「SoIC」の開発ロードマップ

体積当たりの接続密度（左縦軸）と体積当たりの帯域幅（右縦軸）、ビット当たりの接続エネルギー（右縦軸）の変化（2015年〜2045年）［クリックで拡大］ 出所：TSMC（Hot Chips 33の講演「TSMC packaging technologies for chiplets and 3D」のスライドから）