「システム・製造協調最適化（STCO）」の実現技術（前編）

CMOS回路ブロックの消費電力（Power）と性能（Performance）を見積もる手法と利害得失。右上は配置配線による見積もり。高精度だが時間がかかる。左下はリング発振器（RO）による見積もり。迅速だが精度は低い。右下に相当する「短時間かつ高精度」の推定手法が望まれる［クリックで拡大］ 出所：imec（IEDM2020のチュートリアル講演「Innovative technology elements to enable CMOS scaling in 3nm and beyond - device architectures, parasitics and materials」の配布資料）