CMOS多層配線の高密度化を支えるビア電極の微細化

ビア電極の電気抵抗値（累積確率）。ビア電極を試作して測定した出典：imec（IEDM 2019の発表論文「Three-Layer BEOL Process Integration with Supervia and Self-Aligned-Block Options for the 3nm node」（論文番号19.3）） （クリックで拡大）