CMOS多層配線の高密度化を支えるビア電極の微細化

チュートリアル講演「Innovative technology elements to enable CMOS scaling in 3nm and beyond - device architectures, parasitics and materials（CMOSを3nm以下に微細化する要素技術-デバイスアーキテクチャと寄生素子、材料）」のアウトライン。講演スライド全体から筆者が作成したもの。第21回から「次世代の多層配線（BEOL）技術」の講演パートを紹介している（クリックで拡大）

チュートリアル講演「Innovative technology elements to enable CMOS scaling in 3nm and beyond - device architectures, parasitics and materials（CMOSを3nm以下に微細化する要素技術-デバイスアーキテクチャと寄生素子、材料）」のアウトライン。講演スライド全体から筆者が作成したもの。第21回から「次世代の多層配線（BEOL）技術」の講演パートを紹介している（クリックで拡大）