3nm以降のCMOSロジックを支える多層配線技術

16nmと狭いピッチの平行配線パターンを形成した断面の電子顕微鏡観察像。出典：imec（IEDM2020のチュートリアル講演「Innovative technology elements to enable CMOS scaling in 3nm and beyond - device architectures, parasitics and materials」の配布資料）