3nm以降のCMOSロジックを支える多層配線技術
配線の微細化ロードマップ。上記の図面から、筆者が配線に関する数値を抜粋したもの(クリックで拡大)
記事に戻る
福田昭,EE Times Japan