3nm以降のCMOSロジックを支える多層配線技術

3nm以降のCMOSロジックの技術ロードマップ。出典：imec（IEDM2020のキーノート講演「Future Logic Scaling： Towards Atomic Channels and Deconstructed Chips」の論文資料） （クリックで拡大）