サブナノメートル時代を見据える2次元（2D）材料のトランジスタ

CMOSロジック用トランジスタ技術の将来ロードマップ。出典：imec（IEDM2020のチュートリアル講演「Innovative technology elements to enable CMOS scaling in 3nm and beyond - device architectures, parasitics and materials」の配布資料） （クリックで拡大）