次々世代のトランジスタ「シーケンシャルCFET」でシリコンの限界を突破（後編）

ボトム側がnチャンネルSi FinFET、トップ側がpチャンネルGeナノリボン（ナノシート）構造FETのシーケンシャルCFET。左は構造図。右は試作したCFETの断面を電子顕微鏡によって観察した画像。出典：intelが2019年12月に国際学会IEDMで発表した論文「300mm Heterogeneous 3D Integration of Record Performance Layer Transfer Germanium PMOS With Silicon NMOS For Low Power High Performance Logic Applications」（論文番号29.7）から（クリックで拡大）