次々世代のトランジスタ「シーケンシャルCFET」が抱える、もう1つの課題

シーケンシャル（Sequential）CFETのプロセス温度に関する制限。トップ側のプロセス温度は、550℃以下に抑えることが望ましい。550℃を超えると、ボトム側のデバイスが劣化する恐れがある 出典：imec（IEDM2020のチュートリアル講演「Innovative technology elements to enable CMOS scaling in 3nm and beyond – device architectures, parasitics and materials」の配布資料）

シーケンシャル（Sequential）CFETのプロセス温度に関する制限。トップ側のプロセス温度は、550℃以下に抑えることが望ましい。550℃を超えると、ボトム側のデバイスが劣化する恐れがある 出典：imec（IEDM2020のチュートリアル講演「Innovative technology elements to enable CMOS scaling in 3nm and beyond – device architectures, parasitics and materials」の配布資料）