コンプリメンタリFET（CFET）でCMOS基本セルの高さを半分に減らす

チュートリアル講演「Innovative technology elements to enable CMOS scaling in 3nm and beyond - device architectures, parasitics and materials（CMOSを3nm以下に微細化する要素技術-デバイスアーキテクチャと寄生素子、材料）」のアウトライン。講演スライド全体から筆者が作成したもの。前回から「FinFETの「次の次」に来るトランジスタ技術（コンプリメンタリFET）」の講演部分を紹介している（クリックで拡大）