論理回路セルとSRAMセルを縮小するフォークシート構造 データ型フリップフロップ(D-FF)のセルレイアウト。上からナノシート(GAA NSH)構造(a)、FinFET(b)、フォークシート構造(c)。出典:2019年12月にIEDM2019でimecが発表した論文「Novel forksheet device architecture as ultimate logic scaling device towards 2nm」(論文番号36.5)から(クリックで拡大) 記事に戻る 福田昭,EE Times Japan