微細化の極限を目指すCMOSロジックの製造技術 CMOSロジックの微細化(技術ノード)と、トランジスタの製造コスト(ドル当たりのトランジスタ数、2を底とする対数目盛り)の推移。出典:imec(IEDM2020のチュートリアル講演「Innovative technology elements to enable CMOS scaling in 3nm and beyond - device architectures, parasitics and materials」の配布資料) 記事に戻る 福田昭,EE Times Japan