3D NANDフラッシュの製造歩留まりを高める2段階積層

2ティアー（あるいは2デッキ）構造を採用したメモリスタックの接続部。左からIntel-Micron連合、SK hynix、キオクシア-WD連合。出典：FMS 2020の講演「Technology Trend：NAND ＆ Emerging Memory」の配布資料（クリックで拡大）