周辺回路とセルアレイを積層して3D NANDの密度をさらに高める

3D NANDフラッシュメモリの周辺回路とメモリセルアレイを積層する技術の概念図。左が「CUA」、中央が「PUC」、右が「Xtacking」である。シリコンダイを電子顕微鏡で観察した画像を併載している。出典：FMS 2020の講演「Technology Trend：NAND ＆ Emerging Memory」の配布資料（クリックで拡大）