多様な5G要件に対応、柔軟性を備えたXilinx「RF SoC」

図の灰色のブロックがハードIP。FPGAファブリック（図の赤い部分）から各ハードIPの入出力にアクセスできるので、必要に応じてハードIPブロックをバイパスしたり追加したりと、柔軟に構成可能だ 出典：Xilinx（クリックで拡大）