1nmが見えてきたスケーリング　「VLSI 2020」リポート

図8：1nmノードを想定しているCOMPLEMENTARY FET(CFET) 出典：Sujith Subramanian, imec, “First Monolithic Integration of 3D Complementary FET (CFET) on 300mm Wafers”, VLSI 2020, TH3.1（クリックで拡大）