1nmが見えてきたスケーリング 「VLSI 2020」リポート 図21:3次元のチップ積層の進化 出典:Eric Beyne, imec, “Heterogeneous System Partitioning and the 3D Interconnect Technology Landscape”, VLSI 2020, SC2.2(クリックで拡大) 記事に戻る 湯之上隆(微細加工研究所),EE Times Japan