1nmが見えてきたスケーリング　「VLSI 2020」リポート

図18：7nm、5nm、3nmのロジック半導体に何レイヤーEUVを使うか 出典：Anthony Yen, ASML, “EUV Lithography and Its Application to Logic and Memory Devices”, VLSI 2020, SC1.5（クリックで拡大）