1nmが見えてきたスケーリング 「VLSI 2020」リポート 図10:メタル配線の形成方法 ダマシンと直接加工 出典:Mauro Kobrinsky, Intel, “On-Die Interconnect Challenges and Opportunities for Future Technology Nodes”, VLSI 2020, SC1.2(クリックで拡大) 記事に戻る 湯之上隆(微細加工研究所),EE Times Japan