小型・薄型・低コストのパッケージを実現する組み立て技術 代表的な半導体パッケージの組み立てフロー。左から、QFN、FBGA/BGA、WL-CSP、FO-WLPの組み立て工程。出典:JEITA(クリックで拡大) 記事に戻る 福田昭,EE Times Japan