半導体業界のトレンドは「3次元化」が明確に VLSI 2019 図9 ゲート長および微細配線の幅と原子数の関係 出典：R. Clark, TEL, “Advanced Process Technologies Required for Future Scaling and Devices”, Short Course1, VLSI2019より引用（クリックで拡大） 記事に戻る 湯之上隆（微細加工研究所），EE Times Japan
