高アスペクト比の細長い孔をハードマスクによって形成(続き)

3D NANDフラッシュメモリの断面構造図と、「高アスペクト比(HAR:High Aspect Ratio)のパターン形成部分」(橙色の実線で囲んだ部分、上方は拡大図)。左端は周辺回路のゲートに対するコンタクト、その右がステアケースの制御ゲートに対するコンタクト、中央はメモリセルストリング用のチャンネル(メモリスルーホール)、右端はメモリセルのゲート形成用スリット。出典:Applied Materials(クリックで拡大)

3D NANDフラッシュメモリの断面構造図と、「高アスペクト比(HAR:High Aspect Ratio)のパターン形成部分」(橙色の実線で囲んだ部分、上方は拡大図)。左端は周辺回路のゲートに対するコンタクト、その右がステアケースの制御ゲートに対するコンタクト、中央はメモリセルストリング用のチャンネル(メモリスルーホール)、右端はメモリセルのゲート形成用スリット。出典:Applied Materials(クリックで拡大)