2Mb STT-MRAMのセル面積を歩留り維持し30％縮小

コンタクトホール直上MTJ成膜技術を集積回路レベルで実証するために試作された2Mビット STT-MRAMのチップ写真 （クリックで拡大） 出典：東北大学