ARMから見た7nm CMOS時代のCPU設計(19)〜微細化なしで小型化を達成する3次元技術

ウエハーの貼りあわせによる回路の積層(左)とTSVの直径と深さ(右)(クリックで拡大) 出典:ARM

ウエハーの貼りあわせによる回路の積層(左)とTSVの直径と深さ(右)(クリックで拡大) 出典:ARM