ザイリンクス、28nm世代FPGAの低コスト・低電力ファミリの出荷を開始

Virtex-7 H580Tは、3次元実装技術でFPGAチップとSERDESチップを単一パッケージに統合してり、このデバイス1個で入出力帯域幅は2.78T(テラ)ビット/秒に達する。出典:ザイリンクス (クリックで画像を拡大)

Virtex-7 H580Tは、3次元実装技術でFPGAチップとSERDESチップを単一パッケージに統合してり、このデバイス1個で入出力帯域幅は2.78T(テラ)ビット/秒に達する。出典:ザイリンクス (クリックで画像を拡大)