先端FPGA用POL電源設計の勘所、DC-DCモジュールの活用法を紹介（後編）

図6　負荷電流のシェアリング機能　横軸は時間、縦軸の上のラインは入力電圧、中央のラインはDC/DC μModuleレギュレータ＃1の出力電流、下のラインはDC/DC μModuleレギュレータ＃2の出力電流。＃1と＃2で、出力電流が均等に分担されている。