シリコンMOS量子ドットの大規模化　どう実現するのか（前編）

図3：重なり合うゲートを用いた三重量子ドット設計の図解。電子は黄色の点で示されている。IEDM 2025で発表されたように、ゲートはGL1、GL2、GL3の3つの異なる層に配置されている 出所：imec