信号の分解：デルタ-シグマADCでのアンプ・ノイズの影響

図8：G = 64および128 V/Vでの入力換算ノイズ（VRMS [VPP]）の表 AVDD = 3.3V、AVSS = 0V、PGA有効、グローバルチョッピング無効、内部基準電圧2.5VでのSINC3フィルター（クリックで拡大）