複雑なSoCでのタイミング収束を短期に済ませる秘訣

図1 チップのサイズが大きくなるということは、信号が1クロックサイクルで目的地に到達できないことを意味します。設計者は必要なパフォーマンスを達成するためにパイプラインステージを手動で挿入するという手段に頼っていますが、これが設計サイクルの長期化を招いています。フロントエンドのデジタル設計プロセスでバックエンド情報を使用することにより、自動パイプライン挿入でタイミング収束を加速して質を向上させることが可能になります。