サイプレスの65nm非同期SRAMでSingle Event Upset（SEU）を軽減

【図1】65nm非同期SRAMの内部構造