第40回 「FPGAで実現する浮動小数点DSP」(後編)
表1:構成ごとのリソース使用量とクロック速度
記事に戻る
PR/EDN Japan