第38回　「先端FPGAにみるDSP実装の柔軟性」

図3：Stratix Vで複数のDSPブロックをカスケード接続した場合の乗算器精度