第15回　DDR2 の実装からデバック手法：〜ステップ1　FPGA を用いた DDR2 SDRAMインタフェース〜

図1：外部にダンピング抵抗を置いた場合のAddress/Command Groupにおけるトポロジーのイメージ図