第3回 SimulinkモデルからHDLを生成 FPGAにDSP機能を実装する(前編)
図1 シングルレートのFIRフィルタ
記事に戻る
PR/EDN Japan