アナログスイッチ再入門

図3　ラッチアップの発生メカニズム　CMOS構造はpチャンネルMOSFETとnチャンネルMOSFETを組み合わせたものである（a）。入力信号が電源レールを超えると、寄生サイリスタ（pnpnスイッチ）がターンオンし、ラッチアップが発生する（b）。